1. Jurnal [Kembali]
2. Hardware [Kembali]
Gambar Rangkaian Percobaan 1 - D flip-flop dan JK flip-flop
3. Video Praktikum [Kembali]
4. Analisa [Kembali]
1. Pada percobaan 1 kondisi 1.2 dan 3, terdapat kondisi X pada inputan B2,B3,B4,B5.B6. Apakah inputan ini akan mempengaruhi output yang dihasilkan ? Jika iya, kenapa ini terjadi dan jika tidak, siapa sebenarnya yang mempengaruhi nilai outpulnya dan kenapa?
Jawaban:
Pada rangkaian percobaan 1 input dari R dan S pada JK flip-flop dan D flip-flop terhubung ke saklar SPDT B0 dan B1. Pada kondisi 1, 2, dan 3, input dari R dan S divariasikan dimana R atau S dalam kondisi aktif, dimana input dari B2,B3,B4,B5.B6 pada jurnal dalam kondisi X(don’t care) artinya tidak peduli apakah nilai inputan ini 1 ataupun 0, output yang dihasilkan tidak akan terpengaruh. kondisi ini terjadi karena pin R atau S dalam kondisi aktif sehingga output dari flip-flop akan di reset menjadi 0 atau di set menjadi 1 oleh R dan S yang mengakibatkan input dari JK ataupun D tidak mempengaruhi output flip-flop.
2. Dalam percobaan modul 2 tentang flip-flop dikenal beberapa kondisi pada flip flop. Diantara kondisi tersebut adalah x, toogle, → dan terlarang. Jelaskan apa yang dimaksud dengan kondisi X, toogle, → dan terlarang beserta contohnya!
Jawaban:
Kondisi X (don't care), artinya nilai input dari pin yang dalam kondisi X tidak akan mempengaruhi output yang dihasilkan, contohnya ada pada percobaan 1 kodisi 1,2,dan 3 pada modul ini dimana saat pin S atau R aktif maka input flip-flop tidak akan mempengaruhi output.
Kondisi tooggle adalah kondisi dimana output dari flip-flop akan bernilai kebalikan dari output sebelumnnya, contohnya pada kondisi 7 percobaan 1.
Kondisi → adalah menjadikan output sebelumnya dari flip-flop menjadi input dari flip-flop sekarang, atau bisa dibilang melakukan feedback dari output flip-flop ke inputnya. Contohnya pada kondisi 4 dan 5 pada percobaan 1.
Kondisi terlarang adalah kondisi ketika output yang dihasilkan dalam kondisi yang tidak valid. Contoh dari kondisi terlarang ada pada RS flip-flop saat diberi input 1 dan 1 yang menghasilkan output yang tidak valid.
Tidak ada komentar:
Posting Komentar